XFVHDL: Síntesis Mediante Hardware Dedicado

El módulo xfvhdl lee una especificación XFL y genera una descripción VHDL sintetizable basada en una arquitectura específica para sistemas difusos. Las diferentes opciones arquitecturales y el número de bits de precisión son definidos por el usuario al ejecutar xfvhdl. La ejecución de esta herramienta produce como salida una serie de ficheros que describen el sistema.

xfvhdl utiliza una librería de celdas parametrizadas que contiene las descripciones de los bloques básicos que constituyen el sistema difuso. El código empleado en esta librería es compatible con las implementaciones de VHDL de las herramientas de Synopsys y Mentor Graphics.

De acuerdo con condicionantes económicos o temporales el usuario puede elegir entre construir el sistema como un ASIC o mediante una FPGA. En este último caso xfvhdl también genera ficheros script para dirigir los procesos de síntesis de Synopsys y Xilinx.

La ventana de síntesis VHDL proporciona una interfaz para definir las diferentes opciones utilizadas en el proceso de síntesis: