Esta línea tiene como objetivo la implementación eficiente de circuitos integrados digitales de aplicaciones específicas (ASICs), siguiendo metodologías full-custom y de síntesis automática para front-end y back-end, en varios niveles de abstracción: a nivel de transistor, mediante el diseño de celdas básicas digitales; a nivel de puerta, mediante el desarrollo de soluciones óptimas de circuitos combinacionales y secuenciales; a nivel de circuito, mediante el desarrollo de arquitecturas y estrategias de temporización. En todos ellos, se establecen mecanismos de optimización transversales, tales como el análisis de la actividad de conmutación, la reducción del consumo de potencia, la baja generación de ruido de conmutación, el diseño para alta velocidad, etc.
El carácter transversal de esta línea de investigación permite que sus resultados puedan ser empleados en los diferentes dominios de aplicación relacionados con otras líneas de investigación del grupo. De forma genérica abordan:

• El diseño de ASICs digitales en tecnologías nanométricas.
• El diseño de celdas digitales optimizadas para distintos parámetros (consumo de potencia dinámica, leakage, velocidad, área, ruido, ...).
• Problemas de temporización en circuitos digitales.
• Técnicas combinadas de reducción de potencia y ruido en circuitos digitales.

Los resultados obtenidos hasta la fecha incluyen:

• Diseño, integración y test de ASICs digitales siguiendo técnicas full-custom y semi-custom, en diversas tecnologías, incluyendo nanométricas, para aplicaciones de control, seguridad, comunicaciones, inteligencia artificial, etc.
• Desarrollo de metodologías de test automático y sistemático de ASICs en el laboratorio.
• Diseño de celdas y circuitos robustos frente a fallos de temporización, de muy bajo consumo de potencia, baja generación de ruido y consumo independiente del dato.
• Establecimiento de técnicas combinadas de estimación y reducción de ruido y potencia (dinámica y leakage).

P. Brox, J. Castro-Ramírez, M.C. Martínez-Rodríguez, E. Tena, C.J. Jiménez, I. Baturone and A.J. Acosta, "A Programmable and Configurable ASIC to Generate Piece-wise-Affine Functions Defined Over General Partitions", IEEE Trans. on Circuits and Systems I: Regular Papers, vol. 60, no. 12, pp. 3182-3194 , 2013 » doi

A.J. Acosta, I. Baturone, J. Castro-Ramírez, C.J. Jiménez, P. Brox and M.C. Martínez-Rodríguez. Método para generar funciones multivariables afines a tramos con computación on-line del árbol de búsqueda y dispositivo para implementación del método. 2012 » pdf

MOBY-DIC: Síntesis de circuitos electrónicos digitales basada en modelos para control empotrado (EC-IST-VIIPM no.-248858)
IP: Antonio J. Acosta Jiménez
Financia: Séptimo Programa Marco (7PM), Comisión Europea
Dic 2009 - Nov 2013