El proyecto PRAGMATICS (Prototype Readiness of Advanced Integrated and Embedded Modules for Adaptive CMOS Optoelectronic Sensors) es una iniciativa coordinada de prueba de concepto que busca transferir los avances tecnológicos desarrollados en el proyecto SEMIoTICS hacia prototipos preindustriales. Estos prototipos integran procesamiento inteligente de señales directamente en sensores de imagen CMOS, permitiendo sistemas visuales adaptativos y de alto rendimiento para aplicaciones de computación en el borde (edge computing). El proyecto se estructura en tres subproyectos liderados por IMSE (CSICUniversidad de Sevilla), CiTIUS (Universidad de Santiago de Compostela) y UPCT (Universidad Politécnica de Cartagena). Cada equipo contribuye a una línea de innovación específica: (1) imagen de alto rango dinámico (HDR) con autoexposición (AE) concurrente, (2) sensores basados en eventos y compresión para adquisición eficiente de datos visuales, y (3) aceleradores de hardware para aprendizaje profundo integrados cerca o dentro del sensor. El equipo de IMSE ha desarrollado una arquitectura de píxel HDR-AE patentada que adapta la exposición a nivel de píxel utilizando estimaciones de iluminación local y global, permitiendo capturas HDR en una sola toma, sin artefactos de movimiento ni procesamiento posterior. Esta innovación se está prototipando en sensores CMOS apilados en 3D para mejorar el factor de llenado y la calidad de imagen, con el objetivo de alcanzar TRL56. CiTIUS se centra en integrar sensores CMOS personalizados con FPGAs para crear sistemas de visión embebidos capaces de detectar objetos en tiempo real utilizando datos tanto de imágenes como de eventos. Estos sistemas se validarán en colaboración con pymes locales del ámbito de la robótica e IoT, con el objetivo de alcanzar TRL6 y explorar vías de comercialización, incluyendo posibles spin-offs. UPCT contribuye con el diseño de redes neuronales convolucionales binarias (BNNs) compactas, optimizadas para su integración con sensores CMOS. Sus arquitecturas de computación en memoria de señal mixta reducen el consumo energético y el área de silicio, permitiendo inferencia en tiempo real directamente en el sensor. Un demostrador mostrará la integración de estos aceleradores con sensores personalizados o comerciales. El proyecto enfatiza la integración vertical de captura y procesamiento mediante apilamiento 3D, habilitando sistemas de visión eficientes, de baja latencia y bajo consumo. Adopta una metodología de startup ágil, avanzando desde el prototipado hasta la validación con clientes y la planificación empresarial. La implicación industrial es clave, con demostradores que se presentarán en ferias sectoriales y colaboraciones directas con socios estratégicos.
Proyecto financiado PDC2025-165990-C31 por MICIU/AEI /10.13039/501100011033.
