Desde su creación en 1989, el Instituto de Microelectrónica de Sevilla (IMSE) se ha especializado en el diseño y test de circuitos integrados para múltiples aplicaciones y en diferentes tecnologías. En este tiempo se ha podido constatar que el diseño de un Circuito Integrado de aplicación específica (ASIC) no siempre está justificado por cuanto requiere de un elevado esfuerzo humano y tiempo de desarrollo (del orden de años) que los agentes de I+D+I no pueden afrontar, generalmente por necesidades de inmediatez en el desarrollo de sus productos. Para acortar estos tiempos, la industria ha desarrollado la tecnología de SiPs (Systems-In-Package), que consiste en la configuración de un sistema completo a partir de bloques básicos, ICs de la misma o diferentes tecnologías, y que es montado y encapsulado como si fuese un único chip. Esta aproximación representa un compromiso entre la electrónica discreta, de tiempo de desarrollo muy corto y grado de integración bajo y el diseño de un ASIC, de tamaño extremadamente reducido, pero con un tiempo de desarrollo mucho más largo. A partir de fondos provenientes del PERTE-CHIP, el IMSE ha creado una Línea de Prototipado de Encapsulado Avanzado con objeto de dotar al ecosistema español de semiconductores de las infraestructuras y herramientas necesarias para diseñar, fabricar y validar este tipo de sistemas. Los objetivos de este proyecto se centran en dar solución a toda todas las cuestiones que plantea el recorrido completo del flujo de fabricación de un System In-Package (SiP), desde la concepción a nivel de esquema eléctrico del circuito, pasando por la verificación eléctrica, mecánica, térmica, etc., en herramientas de código abierto cuando sea posible, y su fabricación y validación. Los Systems in Package admiten múltiples variantes en función de la aplicación, de las primitivas disponibles (dados desnudos) y de las formas y sustratos de interconexión. En este sentido se pueden distinguir integración 2.5D, 3D, Chiplets, MCMs, COB, etc. Las formas de interconexión, mediante sustratos orgánicos, cerámicos, interposers, etc. representan tambien numerosas variaciones que explorar y serán tambien un objetivo fundamental del proyecto. La vía en la que los sistemas serán diseñados requerirán de la exploración de numerosas herramientas de simulación que, dado el grado de integración, deberán dar soluciones a aspectos como la disipación térmica del sistema y la adecuada distribución de la alimentación que no son habituales en el flujo de diseño típico de ASICs. La interrelación entre las herramientas y las variables multifísicas durante el flujo de diseño será un aspecto fundamental al que dar solución durante el desarrollo del proyecto. La validación de los dispositivos fabricados es un aspecto en el que el proyecto prevé profundizar dado que en la industria de semiconductores no existe un paradigma universal para la validación de este tipo de sistema durante la fase de fabricación. Si bien la validación final no presenta diferencias con respecto a un ASIC o un sistema convencional, la forma en la que se debe subdividirse la validación en un proceso step-by-step durante la fase de montaje no está resuelta y el grado de optimización dependerá enormemente de la configuración del sistema y de las técnicas de montaje empleadas. Los pasos en el que se subdivide el proceso dependerá tambien de los equipos de montaje y del equipamiento de validación disponible en la Línea de Protipado. Durante el desarrollo del proyecto se prevé ganar experiencia para la optimización del proceso de particionado desde estadios tempranos del diseño, planificando una aproximación conjunta de los tres aspectos fundamentales de la concepción de los SIPs. Durante el proyecto se desarrollarán dos demostradores SiPs en los que se implementarán diversas alternativas de montaje que nos permitan resolver las cuestiones planteadas durante el diseño, montaje y validación de los sistemas.
