El proyecto tiene como objetivo desarrollar un flujo completo basado en herramientas de diseño asistido (EDA) completo y de código abierto para diseño digital de sistemas en chip (SoC), dirigido a nodos tecnológicos avanzados comprendidos en las escalas nanométricas 65-28 nm. Este proyecto permitirá reducir la dependencia de Europa de costosas herramientas EDA ofrecidas por empresas asiáticas y norteamericanas, creando alternativas accesibles para la investigación y las PYME, y reduciendo los costes asociados a los flujos de diseño industrial. El objetivo principal es ofrecer un flujo de diseño integrado de alto nivel a GDSII, que permita la generación automatizada de ASIC desde C/C++ hasta el diseño físico. Para lograr este objetivo, el proyecto mejorará la calidad, la estabilidad y la fiabilidad de las herramientas EDA principales. Proporcionará modelos de temporización más precisos y estimaciones de potencia dinámicas. La interoperabilidad de las herramientas y la orquestación del flujo se mejorarán mediante API estandarizadas, lo que también garantizará flujos de diseño sostenibles y reproducibles. El equipo de CSIC tendrá una participación activa y contribuirá significativamente con el empaquetado avanzado y la comunicación entre chips mediante kits de diseño de aplicaciones (ADK) abiertos y demostradores físicos. Además, el equipo CSIC liderará la validación de las herramientas mediante pruebas rigurosas y dos procesos de fabricación de chips (tapeouts).
